• · spi-flash fast-read和read的区别01-01
• · 实时更新寄存器的测试方法01-01
• · vcs仿真错误01-01
• · 怎么学习perl或者其他脚本语言在验证的应用？01-01
• · 工作一年半的IC前端验证工程师应该达到什么样的水平？01-01
• · verilog 设计中查找表实现问题01-01
• · questasim 10.0a 编译文件后run的问题求助01-01
• · 搭建UVM平台验证I2C slave，driver及monitor的写法请教01-01
• · ncverilog code coverage merge的问题01-01
• · Verdi 工具当中的 UVM要怎么才能用？01-01
• · automatic 机制困惑01-01
• · 请教：UVM scoreboard override的问题01-01
• · 有没有基于OVM的Ethernet的验证VIP啊？或者类似的例子也行01-01
• · 使用QuestaSIM进行UVM仿真环境搭建 (Using the UVM libraries with Questa)01-01
• · system verilog keyword 'class' is not expected to be used in this context01-01
• · 常用HDL仿真软件questasim,ncsim,vcs速度的比较01-01
• · UVM构造函数new的疑问，困扰一周了，先谢谢了01-01
• · 在new构造函数括号里的parent 参数，专门指定parent= NULL 和不指定 结果有什么不同？01-01
• · gate level simulation 中的$deposit和force区别01-01
• · 关于多时钟域的综合问题01-01
• · 关于SDC约束中的追加约束-add01-01
• · uvm验证方法学源代码剖析01-01
• · ucli -i dump.do (dump fsdb)01-01
• · 小弟求助，关于Verdi使用01-01
• · 请教个UVM中virtual sequence的问题01-01