• · spi_slave的ip核验证01-01
• · VUM mem后门读取报错01-01
• · set_report_severity_action_hier的问题01-01
• · 关于UVM源码里面的register model的do_read_check困惑01-01
• · UVM中如何实现不同agent中的sequence的同步？01-01
• · 有没有verilog与c参考模型对比的例子01-01
• · synplify2015破解后无法运行怎么办01-01
• · 把uvm-1.1复制到仿真目录下 编译报错01-01
• · override 求助01-01
• · UVM 中对reg_model进行read操作不成功01-01
• · 验证方式初级小问题？01-01
• · UVM/OVM中的factory---------个人总结01-01
• · uvm里的fifo，put get是不是都是句柄？01-01
• · $cast使用疑问？01-01
• · IC验证UVM方法公开课今日开讲！体验账号先到先得！01-01
• · UVM 功能覆盖率 改变随机种子是什么意思？01-01
• · 没有new的类能够被赋值吗？01-01
• · verdi-201210 能看UVM中验证模块的波形不？01-01
• · VCS2010.06安装问题01-01
• · 求助：uvm的回调怎么使用`uvm_do_callbacks01-01
• · 运行 ./simv 出错，求助01-01
• · UVM验证环境里面如何访问DUT的内部信号？01-01
• · 求助VIP01-01
• · 在systemverilog的书上，在程序中修改对象的代码 求解01-01
• · 什么叫总线的burst操作和延时响应01-01