微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > verdi-201210 能看UVM中验证模块的波形不?

verdi-201210 能看UVM中验证模块的波形不?

时间:10-02 整理:3721RD 点击:
verdi-201210 可以看UVM中验证模块的波形不?例如sequencer中的信号,driver中的,等等。

不懂额。

不懂额。

额。 好吧,呵呵

能,用fsdbdump就行

应该trace不到那么远吧,他不是用来trace rtl的吗,systemverilog的语法和写法都那么灵活应该很难做到。

fsdbdump只能dumpRTL的waveform,环境内部的波形工具暂时还不支持。

aaaaaaaaaaaaaaaa 看看

好像只能Dump DUT的波形,验证环境中波形还不知道怎么Dump出来,有没有大神知道的,同求指点……

新手学习,回帖是好人

那现在有哪款工具可以查看到UVM验证环境中的变量值?
每次都是手动添加$display很麻烦的。

specman可以,但是是用于E语言的。

新手学习!

verdi3可以

以前也问过类似的问题,到底是verdi不支持,还是我们仿真器的问题

貌似只能跟踪rtl

questasim可以

楼上这些人,查下手册能死吗?
5楼,你用verdi dump出来一个给大家看看。
6楼,你灵活一个给大家看看。
7楼,要不要我dump一个给你看看。
不学无术,还胡说八道。




只要verdi通过PLI,也就是现在的VPI接口进行dump,那么就永远不可能dump动态数据。
如果哪天snps说改变verdi dump方式,那才有可能。

顶,好帖子!

兄弟能否share这份slide给大家看看呢?

好像只能Dump RTL的波形吧

肯定不行的,UVM里面都没有时钟,都是数据包,怎么看?

xuexi

用dve可以显示验证环境内的变量在当前时刻的值,

verdi不太清楚,但是ncverilog等工具现在逐渐支持sv可视化debug了

应该不行,使用DVE可以看interface信号

额。 好吧,呵呵

应该看不到

能,用fsdbdump就行

用dve可以显示验证环境内的变量在当前时刻的值,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top