• · tri0 GSR = glbl.GSR; Error- Cross-module reference resolution error01-01
• · VCS2008使用求助01-01
• · 请问在SV中怎么给struct分配内存？01-01
• · 验证工程师的应该如何规划职业发展通道？01-01
• · 关于formal verification和model　checking的问题01-01
• · 谁装过版上的jaspergold 201509？01-01
• · 在cadence 的 ncsim 上如何跑 systemverilog assertion01-01
• · 求助：关于uvm的transaction的问题01-01
• · 关于后端的一些问题01-01
• · 在UVM 中，如何把monitor中检测到DUT的输出值传给Scoreboard01-01
• · irun中怎么禁止显示ASSERT/WARNING01-01
• · 关于systemverilog仿真的一个奇怪问题01-01
• · Assertion的连续重复运算符的重复次数一定要是固定值吗？01-01
• · system verilog 代码请教一个问题01-01
• · 请求：PSRR的测量电路图及测试方法！急呀！01-01
• · 请教为什么我在跑VCS的时候会卡住不动了01-01
• · 问两个sv中关于event的语法01-01
• · ncvlog error--module name too long01-01
• · 请问 vcs 这样破解成功了吗01-01
• · VCS和Verdi联合仿真，无法生成FSDB01-01
• · 西安的公司对比：华为，中兴，华芯，Intel01-01
• · cadence dsi vip01-01
• · ncsim有没有一个自己finish的命令呢？01-01
• · 基于UVM的SPI主模式下的验证~01-01
• · 通用芯片测试系统的开发01-01