• · UVM 收集coverage01-01
• · 用标准单元搭建的网表如何准换成verilog网表01-01
• · vcs工具做UVM仿真，脚本是makefile，如何实现并行仿真01-01
• · 搭建完成Questa验证平台01-01
• · 请问一下systemverilog 断言中assume 和assert的区别01-01
• · uvm编译问题01-01
• · 新手求问 vcs和verdi的使用，具体的command，生成并查看fsdb01-01
• · uart problem01-01
• · uvm对于异步时钟域的验证是否需要采用多domain01-01
• · 一个使用VCS后仿真的问题，希望大侠可以帮忙，不是太好解决，谢谢：）01-01
• · 对一个项目中的一个模块进行UVM验证，有意义吗？01-01
• · UVM中run的理解01-01
• · I need a cell characterization tool01-01
• · 第一章 SystemC基础知识（一）01-01
• · 求助： layout 如何旋转45度。01-01
• · 如何在modelsim中进行基于OVL库断言语句的设计和验证01-01
• · 关于用Testbench搭建验证环境的问题！？01-01
• · 想学习system verilog,但不知道该怎么入手，大家能不能给些建议呢01-01
• · Makefile中空变量的妙用01-01
• · 请问systemVerilog中data是什么意思啊？01-01
• · 验证nand flash 一直在从缓存到存储阵列阶段01-01
• · SYNOPSYS DDR VIP use note01-01
• · UVM实战问题01-01
• · 请问Design Compiler 里面的lib和db这两种库文件有什么区别啊01-01
• · 如何自动检测毛刺 ？01-01