微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > uvm里的fifo,put get是不是都是句柄?

uvm里的fifo,put get是不是都是句柄?

时间:10-02 整理:3721RD 点击:
uvm里的fifo,put get是不是都是句柄?

在张强的书上讲factory的源码的那一段(196页 uvm1.1应用指南及源代码分析),
m_type_names[obj.get_type_name()]=obj,
obj就是静态变量me,那存在这个m_type_names数组里的应该是句柄吧?

FIFO不是句柄吧,在env的bulid_phase中实例化,在connect_phase 中连接。get和put port也是一样吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top