UVM验证环境里面如何访问DUT的内部信号？

请教一个问题，验证环境里面不是要引用DUT内部号嘛，可以用top.dut.signal访问，可以宏定义`define DUT top.dut，这样环境的重用性就好。请问下还有哪种方式不使用宏定义来访问DUT内部信号，谢谢

confid_db or get_db

好像是因为UVM使用package封装的原因，UVM环境内部无法直接访问
可以使用uvm_hdl_read,uvm_hdl_deposit进行读写控制吧

在test或者sequence里面简单的访问dut某些信号，比如force某个信号的值，或者等待某个信号为期望值，可以直接引用，uvm_hdl_read/write也可以不过需要打开仿真器某些选项，否则可能出现错误。
如果是复杂一些的访问，建议使用interface，interface无所谓dut内部还是外部信号。

请问下confid_db or get_db是怎么实现访问DUT内部信号的呢?谢谢。

请问下confid_db or get_db如何实现访问DUT内部信号?

验证环境中访问DUT中的信号，除了top.dut.xxx，还有哪些访问方式
14:12:30
【吐槽】大飞侠 2016/10/27 14:12:30
dpi之类的吧，寄存器模型就是用的此类方法
14:17:29
【话唠】Ricky 2016/10/27 14:17:29
vpi也可以
【话唠】Ricky 2016/10/27 14:17:39
自己写个函数就好了

定义interface,在顶层config_db :: set, 底层component build时，先config_db ::get