微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > uvm验证方法学源代码剖析

uvm验证方法学源代码剖析

时间:10-02 整理:3721RD 点击:

hi, all
以前研究vmm1.2源代码的时候博客还没这么流行,也没想过要留点笔记之类的下来。
这次剖析uvm的源代码,顺便通过博客的形式做点笔记,虽然很粗燥,但是总比什么都没留下好,如果有什么不很了解或者觉得有什么不妥或有什么好的建议希望各位不吝赐教。
本次分析的是uvm最基础的base,comps, sequence三个部分。
其他部分如regs, tlm部分跟vmm差不多,在vmm中我已经分析过regs和tlm的源代码,就不在剖析uvm中的了,毕竟那么多看下来太累人。只捡核心的。
发个链接
http://blog.sina.com.cn/u/1180997363

我大概看了一下
LZ很有心啊,赞

像lz学习!

请lz指教下,新手学uvm的步骤、入门资料吧,以前没有验证方法学的经验。

其实不要把这个东西看得那么神秘,玩vcs, vmm, uvm,sv就像玩其他软件一样。
怎么玩呢?
1.把这些软件都安好
2.找到他们的使用说明。如doc,仔细的看
3.找到他们的examples,一个一个的剖析
4.自己动手练习
像vcs安装过后在vcs的根目录下基本就给我们提供了全套的学习资源如examples, VMM, UVM,各种USER_GUIDE, 甚至连有关仿真的脚本我们都可以在这个安装目录的bin下找到学习的样本.
当然想背景知识如oop, c++, shell, perl ,verilog,等等还是需要自己具备的

LZ你是不是cool吗?

你是哪个啊?

我加你QQ了。

我咋没看到你呢

thanks alot

没人呢

VCS哪个版本可以支持VUM?
是不是最新版本的有BUG?

你是牛人。每个人都这样看了,还需要培训师干嘛?

这个链接很好 ,可以好好学。

关键是先把 systemverilog弄明白再去搞 VMM,OVM,UVM

VCS version is 2011.03-SP1-2

$VCS_HOME/doc/examples/testbench/sv/uvm

有没有bug就不知道了,我现在的验证都是基于vmm的,还没转到uvm,不过目前正在try些例子。

至于bug的问题,我认为是有的,但从我对代码的分析来看,的却会有些小问题。

我认为你应该在vmm, uvm的代码中去学习sv。 因为那就是一个sv的大学。
sv的做结构设计的时候,对各种语法特性的使用,是你仅仅学习sv学不来的。
应该通过vmm, uvm源码的学习,学习大师们是怎么用sv来搭建一个软件应用框架的。

小编的帖子很给力啊!

THANKS
XUXI

thanks alot

像lz学习!

LZ 方法学很厉害啊
有没有关于vmm1.2的剖析资料共享一点出来吧呵呵

小编是高验证的?

小编是高验证的?

好贴啊,支持!

vmm相对uvm来说,在源代码量,实现的复杂度上都要简单2/3的样子。vmm里边源代码的写法更接近于我们常人的自然思维;而uvm使用了非常多的软件设计模式,理解起来有比较大的梯度;vmm看了几遍了,我一般写tb都是看源代码的,你有什么问题直接问吧,08年的时候看的vmm,没有做记录。vmm那代码量实在不是很大,看明白了就能揉碎了,掰开了来用,如果仅仅看userguide虽然也能做些事情,但个人感觉看了也是一知半解,遇到比较深入的问题还是解决不了,反而事半功倍。但话分两头说,就看你对这些东西的定位了,自己想在验证这个生态圈中扮演什么角色。如果玩玩而已,那浅尝足以。

设计验证都搞,现在主要做验证,也关注软件设计和os之流的东西。

mark!

小编强人!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top