微波EDA网,见证研发工程师的成长! 2025婵犲痉鏉库偓妤佹叏閻戣棄纾块柟杈剧畱缁狀垶鏌ㄩ悤鍌涘04闂傚倸鍊风粈渚€骞栭锔藉亱闁绘劕鎼粻顖炴煥閻曞倹瀚�04闂傚倸鍊风粈渚€骞栭锕€绐楁繛鎴欏灩缁狀垶鏌ㄩ悤鍌涘 闂傚倸鍊风粈渚€骞栭銈傚亾濮樼厧娅嶇€规洑鍗抽獮鍥敆婵犲應鍋撻崸妤佺叆闁绘洖鍊圭€氾拷濠电姷鏁搁崑娑㈡偤閵娧冨灊闁挎繂顦粻顖炴煥閻曞倹瀚�
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 如何在vcs中输入verilog源代码

如何在vcs中输入verilog源代码

时间:10-02 整理:3721RD 点击:
请问:
如何在vcs中输入verilog源代码

为啥要用vcs编辑代码呢?vcs只是simulator,不过vcs可以调用其他编辑器,如vi等修改源代码。

VCS里面可以看到源码,能否编辑倒没试过。

using dve

hen hao a!

有必要吗?

平潭地震未造成损失

小编是什么意思啊?肯定没人这么干的吧

小编是什么意思啊?肯定没人这么干的吧

Ha, never found this uses. but say thanks.

有办法吗?

啊呀不知所谓

学习学习

小编是什么意思?

肯定没人这么干的吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top