微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 关于高级验证方法学的应用场合

关于高级验证方法学的应用场合

时间:10-02 整理:3721RD 点击:
我想知道哪些场合及设计用UVM或者OVM最合适,哪些场合用传统的验证方法更合适呢?
请高人指点!

不知到啊不知打

传统验证方法是哪种方法呢?如果是verilog搭testbench,估计只有设计人员在做UT时才用。
个人理解,只要需要用随机验证,覆盖率驱动的地方,OVM/VMM等就合适。

学习了,3楼很厉害

受教~

个人感觉传统的验证方法能实现的东西ovm、uvm都可以实现,而ovm、uvm能实现的东西,传统的方法不一定能实现,或者说得付出好多倍的努力才能实现

学习了,个人感觉UVM/OVM中就是帮你把常用的搭好吧

感谢小编分享

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top