微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > uvm方法学在使用vcs与ies仿真结果不同的问题?

uvm方法学在使用vcs与ies仿真结果不同的问题?

时间:10-02 整理:3721RD 点击:
试着使用uvm方法学写了个简单的验证环境,使用VCS编译并仿真通过,使用IES编译可以通过但仿真结果与vcs的不一样,发现主要有以下几个地方:
1、仿真退出机制。我使用的是在虚拟sequence中加入raise_objection与drop_objection,VCS可以正常仿真并退出;IES的仿真在0时刻,然后就退出仿真了。后来在每个实际的sequence中加入raise与drop,恢复正常。
2、环境仿真参数聚合类问题。vcs可以得到聚合类里面仿真参数的值,但ies得不到。
3、工厂机制。vcs可以使用继承类替换父类,ies不成功,依然使用父类。
哪位遇到过同样问题,请多多指教。是不是我使用的uvm库有问题,我看使用的是ies自带的uvm库,vcs是vcs的库。

唉,低级错误,最近状态不好

说粗来免得大家也状态不好么

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top