微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 关于多时钟域的综合问题

关于多时钟域的综合问题

时间:10-02 整理:3721RD 点击:
系统为了节省功耗,将一个时钟通过几个CLOCK GATE分成几个时钟,几个时钟域比较独立,请问这种情况下,该如何约束时钟。GATE都是手动例化

目前我的约束是create时钟CLK,然后生成三个时钟,再设定4个时钟异步,请问这样做可以吗

不行,create_clock会生成时钟。相互之间的时序关系不分析了。而同源时钟是否能作为异步处理,需要咨询设计。而且create_clock指令将时钟路径打断。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top