数字验证工程师的门槛。
时间：10-02
整理：3721RD
点击：
数字验证工程师的门槛有多高。对于在校大学生，需要学习多久能找到工作。本人有verilog代码基础。可以独立设计简单verilog 。
算比较低的
有verilog基础，会点设计，说实话不利于你入门验证，还不如一张白纸
UVM SV 學一些 就夠了
1.需要面相对象的编程概念。
2.sv介绍，可以看看。主要是验证环境的基本组成关系。
知道这些入门就快了。
但是要成为一个合格的验证人员，还需要在项目中努力理解完备性的概念，多了解遗留bug的根本原因，做一两个项目就有信心了。
入门不难
看公司對 verification team 的定位吧！ 若是要設計 verification IP, 门槛不見得會低於 designer.
恩，因为今年的验证招的比设计多，所以想了解一下！