高薪寻IC验证工程师！急！
1.CS/EE硕士学位，2年以上IC相关工作经验；或CS/EE学位，4
年以上相关工作经验；
2.熟悉IC设计流程，可熟练EDA工具（Synopsys、Cadence、
3.Mentor）等；
4.熟悉Verilog/VHDL；
5.熟练使用UNIX，shell/perl/tcl及C/C++语言；
6.能独立完成RTL设计，仿真、综合、时序分析等。
7.能够独立完成编写有效的、完整的测试程序；
8.能够独立FPGA产品及FPGA验证；
9.熟练使用UNIX，shell/perl/tcl及CC++语言。
联系方式：
msn:cst.1983@hotmail.com
qq:809437129
这要求也太高了！
fh
要看你 能出多少钱啦
呵呵，我也比较的关心月薪的问题！呵呵，
找ＩＣ设计全能啊
每一个老板的梦想：既要马儿跑得快，又要马儿不吃草。
要求确实很高，要把我们当骡子使唤阿，太不厚到了
这个要求让我很自卑阿
万金油不会很专业的。
是在招一个人还是在招9个人?
牛人，全能啊
LZ哪是在找IC验证工程师呀，是在找项目经理吧
这要求有点......
两年工作经验根本不够啊
想专一样,都得那么久....
关键看出多少钱~
这样一个人把一个小团队的活都做啦~
去了也会累死你！
hengheng, 看给多少钱,钱少了真是不值,
要求太高了吧,难啊
估計要在混5年差不多
好像是搞数字设计的。和量产检测没有什么关系。
要求不低啊！
这样的好像可以做design啦！
比较NB
但是，感觉做Verification得都会呀
大家应该从招聘需求上 看到自己未来应努力的方向
参考一下
发现自己有那么一两个选项沾边而已,惭愧撒
这要求还高?
看看我行吗
本人硕士毕业
参加过synopsys的全流程培训：包括
Design compiler、Primetime、DFT compiler、Power Compiler、PrimePower、
Nanosim、VCS、StarRC-XT、Astor、Verilog Coding Styles for RTL Synthesis、
Verification Flow and Methodology 、SoC Verification Flow and Platform、
Advanced Chip Synthesis、IC Implementation Flow Introduction 、systemVerilog tesbench，VMM等等
使用过的软件有
1、VCS、DC、PT、Astro、Questasim、Modelsim
2、做过FPGA验证
3、熟悉SystemVerilogSVA OVL VMM OVM constrain base Verification and Random Base verification and Assertion base verification
4、能熟练使用tcl python perlunix shell编程
5、精通matlab simulink 建模
目前在公司独立做一个项目，从系统设计报告到逻辑设计，直至FPGA。
以上均属实情。不过就是有一点，我现在不能离开我们公司。
这个...........，什么都能做了。早就是有人无市了。
今天是长见识了