微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > SV中浮点数如何左对齐?

SV中浮点数如何左对齐?

时间:10-02 整理:3721RD 点击:
用vcs编译 用$display打印
systemverilog中%-8.2f 这样的不能左对齐
但是 %8d 这样的可以

$display("%*d",5,34);
这样的格式也不能支持?

太细了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top