设计中用了verilog和VHDL两种语言，如何用nLint进行编码规则检查

小菜现在想做一下设计的代码检查，工具用的nLint2011，但设计中用了两种语言，现在只能加入其中一种，哪位大神讲讲关键点在哪里?手册里没找见相关的操作。另外，针对有两种语言的设计求推荐其他检查工具和方法。不甚感激。

ZD一下