• · VCS+verdi debug,VCS编译无法通过01-01
• · 跑PEX出现问题01-01
• · 有人做过VCS+UPF的仿真吗？01-01
• · 有VCS下使用uvm的synopsys的例子吗？01-01
• · system verilog package的使用01-01
• · 请教case hung住的处理01-01
• · 实践systemverilog, UVM, python, perl, C++代码的好地方01-01
• · How to solve "Dumping VCS Annotated Stack" error？01-01
• · 设计就是验证，验证就是设计 - humann的感悟01-01
• · immediate assertion01-01
• · cover property01-01
• · 我对验证的一些理解01-01
• · IC验证公众账号推荐01-01
• · VCS怎样增加UVM库，并编译。01-01
• · shell脚本中for循环打开文件夹的问题01-01
• · 求助 virtuoso 可以自动修正offgrid问题吗？01-01
• · VMM/UVM/OVM到底有什么不同之处？01-01
• · 求助大神UVM验证问题01-01
• · vcs编译出错，用-full64命令后无法生成simv文件01-01
• · 请教一个关于chartered 0.35um工艺lvs的问题01-01
• · SV的事件调度流程图，看不懂呀。01-01
• · 請問有用過SpyGlass01-01
• · gate level simulation 到底有什么用01-01
• · vcs2012版本的lab3求助01-01
• · System Verilog通过DPI使用C memory块01-01