微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > system verilog package的使用

system verilog package的使用

时间:10-02 整理:3721RD 点击:
昨天想优化seuqence的代码,每个sequence中都有transaction的使用,将代码import在sequence的顶层v_seq.sv中,编译发生pkg can not be bound的错误,所以想问一下众神是否有好的意见。

能贴下全的VCS 的log 吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top