微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 如何在verdi支持sv语法

如何在verdi支持sv语法

时间:10-02 整理:3721RD 点击:
各位大神,小弟最近在用vcs+verdi仿真时,用uvm来搭环境.
vcs可以支持sv语法,但verdi不支持sv语法,显示错误,关键字不能高亮,请问要怎么设置?
有没有相关资料提供一下?谢谢拉~
Orz...
Orz...
Orz...
Orz...
Orz...
Orz...

你说的是用verdi打开sv文件吗? 加-sv就可以了啊

已经加了:
verdi +v2k -sv ${ALL_FILE} &
verdi可以打开sv文件,但是不能add signal to wave。
用sv语法写的东西,比如定义的变量logic test;不能添加到波形里查看

sv中静态模块(module, interface, program等)中的变量才能加入verdi的波形查看, 而动态模块(class)中的变量是不能观测的.

十分确定我定义的变量是静态的。我随便定义了一个变量,放在top层,没有放在class等结构中。别的地方也没有调用。

原因找到了,verdi的版本太低,用了2014的就可以了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top