微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > systemverilog源文件中包含verilog2001的keyword怎么仿真

systemverilog源文件中包含verilog2001的keyword怎么仿真

时间:10-02 整理:3721RD 点击:
最近在用Candence最新的仿真工具Xcelium中的MCE功能仿真,生成的ske.sv文件中包括了verilog2001中的keyword config...endconfig,同时也包含了systemverilog的代码,请问大家有知道在这种情况下怎么办吗?非常感谢

sv支持configure语法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top