• · 用DC导入.v代码说未定义，但是代码中用parameter定义的12-30
• · encounter之后lvs有问题12-30
• · 展平设计，层次设计12-30
• · DC综合求指导12-30
• · 请高手解答pluse width check问题12-30
• · encounter 三个疑问请高手帮忙解答，谢谢(已解决）12-30
• · encounter optimization: Pre_CTS 时提示Error ,请高手帮忙解答，谢谢12-30
• · 国内的芯片设计基本不做IBIS模型数据12-30
• · ITF转TLU文件问题12-30
• · PR后的时序分析为什么还要设线载模型？12-30
• · ICC derive_pg_connection create_cell 连接 关系12-30
• · 输出端口负载和transition time12-30
• · 怎么降低clock latency？（已解决）12-30
• · standard cell 批量验证12-30
• · 数字库工艺文件(tf文件)12-30
• · power network如何设计12-30
• · 用calibre做lvs的时候出现kill signal12-30
• · 急求可用astro2007 license12-30
• · icc 的一个bug12-30
• · 请教astro scripts的问题12-30
• · 为什么axgInsertDiodes插入这么多的Diodes？12-30
• · partition问题，求帮助（十万火急！在线等）12-30
• · DFT/Mentor/Testkompress/ATPG violation D5 问题求教12-30
• · formality存在warning12-30
• · 关于数字后端面试问题12-30