微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 接地的逻辑 icc

接地的逻辑 icc

时间:10-02 整理:3721RD 点击:
icc在connect_tie_cells后,发现有的接地电平的逻辑和接高电平的逻辑全部被优化掉了,这是怎么回事,还是说tie high和tie low 的全部在dc阶段解决?

ICC 可以解决 你有什么特殊原因吗? output也floating?
比如spare cell 如果没有标记,ICC 就optimize 掉了

谢谢你的回复,不是spare cell。比如一个instanc的input pin接的gnd!,在网表里面体现为1'b0.在create_fp_placement后
connect_tie_cells\
-objects [get_flat_pins -filter "net_name==VDD || net_name==VSS" ]\
-obj_type port_inst\
icc报出多少tiehim tielom例化了
另外我又用 connect_tie_cell -obj_type cell_inst -objects [get_cells -hier *]

同样也会报出多少tiehim tielom例化了

后来我把网表导到cadence下面看了一下,发现原来 instanc的input pin接gnd!全部被优化掉了,还会多出一些空接的tie单元


所以还是让前端dc加了

set physopt_delete_unloaded_cells false 我已经设置了这样spare cell就不会被opt掉
connect_tie_cells后 fm过不了

确实有output是floating的,这个有关系吗 我已经设置了 set physopt_delete_unloaded_cells false

I think you didn't connect those tie nets in ICC. You can highlight the nets in ICC Gui.

加了 我觉得 icc会报多少tie cell 被instanced了

sorry 我更正一下 现在是pr后网表跟rtl比对是pm过的。但是pr后的网表和dc后的网表pm差很多,很多net都找不到

I means you only inserted tie cells, but didn't connect them.

你的意思是我connect_tie_cells但是没有route_zrt _eco对吧?我在create_fp_placement加的还没有place_opt 和route

你为什么不让工具place_opt或者psyn_opt 去插入tie cell , connect_tie_cell一般在eco 以后用。
这个command的没有那么好用。

set physopt_delete_unloaded_cell false
set_auto_disable_drc_nets -constant false
set physopt_new_fix_constants true
remove_attribute [get_lib_cells */SC*TIEHI*] dont_use
remove_attribute [get_lib_cells */SC*TIELO*] dont_use
remove_attribute [get_lib_cells */SC*TIEHI*] dont_touch
remove_attribute [get_lib_cells */SC*TIELO*] dont_touchplace_opt

我没有试验成功。跑完后,icc把我的spare cell都干掉了,还有设计中所有的tie cell
最后report_desing -physical都没有tie cell了

谢谢回复,我试过了先remove_attributeset_auto_disable_drc_nets -constant false
set physopt_new_fix_constants true
结果icc把tie cell全部优化掉了

试过了 先remove tie cell的dontouch dontuse
set_auto_disalbe_drc_nets -constraintfalseset physopt_new_fix_constrain true

结果icc把所有tie cell都优化掉了 包括我的spare cell
没有试验成功

一直待审核 我以为没有发上去 sorry啊

有对spare cell设定dont touch吗?

没有 set physopt_delete_unloaded_cell falsespare cell我只是fixed 没有设置dontouch ,关键是icc opt后 设计里面就没有tie cell了

icc_shell> set_fix_multiple_port_nets -all -buffer_constants [all_designs]
icc_shell> set_auto_disable_drc_nets -constant false
icc_shell> set_attr [get_flat_cells3 *spares*] is_spare_cell true

我只是以为是不是因为spare cell被优化掉了,所以它们接的tie cell也被同时去掉了

谢谢我试一下



有这个可能,谢谢 我再试一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top