微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助大侠们,Design Compile之后逻辑功能出现问题

求助大侠们,Design Compile之后逻辑功能出现问题

时间:10-02 整理:3721RD 点击:
我在Design Compile对RTL代码综合后,进行了第一次fomility,结果出现下面的问题,不知道该如何解决,请高手指点一二,谢谢


加载svf了么,

加载了,但是当时svf文件貌似不起作用了,这个就不知道为什么了,这个问题现在已经解决了,是前端RTL代码出现了溢出的风险,所以才会引起这个问题。
具体引出这个问题的原理还没搞明白,就知道是因为代码溢出导致的。

顶小编赚积分

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top