Design_compiler和design_vision的本质区别在哪里？

带有 -topo 参数的，就是常说的DCT，在综合的时候将物理布局信息考虑进来了。这样综合出来的电路，到后端时序比较好收敛。
不带 -topo 参数的，就是普通的DC，在线模型估算上，用的是WLM。估算值和后端布局后，实际走线延迟，偏差比较大。对于线延迟占比大的设计，就会出现前端时序能收敛，但是后端时序很难收敛的情况。

工艺大于65nm前的设计，用DC综合，还可以hold住。65nm之后，必须用DCT，切肤之痛。

牛逼，学习了。我本来是搞混合信号的，现在自己搞综合，感觉头大，以前大部分都是手layout的数字单元。