• · 后端布线时，对于FIFO的每个DFF时钟应如何布线？12-30
• · starRC的mapping file自己编写的话有什么格式要求12-30
• · 如何计算power straps的密度，以及power straps的打法12-30
• · encounter到最后，导出来的gds用calibre做ANT分析还有很多错误12-30
• · ICC中net最大长度控制12-30
• · ccs_lib problems12-30
• · DC 综合12-30
• · AN3XD1这个cell怎么回事？12-30
• · 写个脚本 可以根据PT 报告 自动修hold time violation12-30
• · 请教一个问题（版图的金属层厚度）12-30
• · 求助！astro 的一个小问题12-30
• · hold_time违例问题12-30
• · Encounter IOassignment file问题12-30
• · 后端面试--每日一题（079）12-30
• · 请教一个latch时序问题12-30
• · Route线宽的问题12-30
• · route的时候data的input port有违约12-30
• · abstract提取lef请教12-30
• · delay clock过程中插入的cell没有出现在PT报表中12-30
• · 如何在place_opt时保留dummy stdcell？12-30
• · 设计了几个D触发器，想流片，该如何设计测试方案呢？12-30
• · ESD保护中，MOS的宽长比如何订的12-30
• · ICC中执行route_zrt_detail之后存在DRC问题12-30
• · calibre xrc calibreview 不能copy CDF property12-30
• · Memory的数据读写功耗分析请教，在线等12-30