微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > route的时候data的input port有违约

route的时候data的input port有违约

时间:10-02 整理:3721RD 点击:
我在route之前的slack都还不错,但是route之后就出现了严重的data的input port的hold slack,我看了下报告,说data的要求的clock network delay为0,实际为0.6,这种情况该怎么办?


这是上面那个图片的开头

有人吗

dingding

input delay设的是0,是不是有点小啊

能把您报出这个违规的脚本贴一下吗?您的data path 的clock network delay是0?同时再把这条路径的max/setup 报一下,看看余量有多少。

因为是输入端口,所以就是0的

就是clock_opt之后route之前报的错,因为是input port,所以这之前的network delay就是0.setup delay为-0.07,不过留了些余量,这个问题可以忽略

现在是这样的,clk到1.2.3比如都是1.5ns,现在希望clk到1能做成0.5ns,把剩下的1ns补到1到2 的路径上面,该怎么做?

可是这样设置的话我觉得会有很多输入端都有hold问题的,一般还是要设上点input delay啊


我问您的是同一条路径的setup slack是多少?如果您确认您的设置没有问题,timing path也没有问题,那就插buffer修hold,但是同时要保证你的setup没有问题。

很不幸,就是同一条路径上的,setup也有问题,所以插入buffer的办法不行

那就换cell看看?

如果你是做block,不是做top,那么不需要考虑这个问题,这个违反去顶层就修了。
如果是非要自己修,那么上面的人都回答你了,你需要设置一个input_delay

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top