微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 后端面试--每日一题(038)

后端面试--每日一题(038)

时间:10-02 整理:3721RD 点击:
What is purpose of lockup latch in scan chain? Does lockup latch always fix the problem of first question? Does lockup latch clk pin connect to the clock of predecessor flop or successor?
scan chain中插入lockup latch的目的是什么?是不是lockup latch总能达到那个目的?lockup latch的clk端与前一个flop的clock相连,还是后一个flop的clock相连?
难度:3

呵呵,终于来了,早上就在等,

这个一点不懂,请小编细说一二

等高手解答中。

越来越难了。看不懂了。

一般scan 用的时钟树大部分是与function的共享,所以scan chain的前一段和后一段的clock insertion delay会不一样,因为scan shift速度很慢,不太用顾及setup,但是要确保hold。
所以在前一个FF的clock insertion delay小,后一个大时,插入一个lockup latch,使信号多保持半个周期,以满足后一个FF的hold要求。
它们的时序关系是
前FF时钟延迟+1/2 scan时钟周期 >= 后FF时钟延迟 + 后FF hold要求
当后FF时钟延迟太大时,lockup latch也解决不了hold违反的问题
按此分析,lockup latch的clk端是和前一个FF的时钟相连的。

最近作FV,LOCKUP cell总是导致verified failed。
应该是由于fix timing的时候,reorder scan chain,调整了LOCKUP的位置?陈大,有这个可能把

reorder scan chain不应该调整LOCKUP的位置

看了小编的题库,忽然发现自己的知识面太窄了汗

哈哈,今天刚好在看DFT clock mixing, 经小编解释理解了,好人啊!

小编果然是高手!

hollyz,你好,在此求DFT clock mixing资料或者详细介绍,先谢谢。

陈老大,l
向你确认一下,这个lockup是低电平有效的吗(假如前一个触发器是上升沿触发的)

是的,必须是低电平

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top