• · 请教各位前辈，astro做PR时，电路是组合电路，没有clock，怎么做CTS啊。12-30
• · astro preroute standard cell的问题12-30
• · 关于setup time和hold time12-30
• · 数模混合芯片的流程问题12-30
• · 关于ESD版图的LVS验证12-30
• · 物理综合中问题求助12-30
• · edi 里面删掉detail routing 的 命令是哪个啊， 谢谢12-30
• · clock tree和clock mesh有什么区别啊？12-30
• · 在etm阶段提出的lib居然是三维的12-30
• · core内部的ESD防护有哪些？12-30
• · 求助！怎么在版图里做ERC？12-30
• · PR在哪一步中保证clock的驱动能力够强？12-30
• · insert_metal_filler后,density达不到要求,求破解12-30
• · mos 匹配12-30
• · 怎么修改gds中pin name的大小12-30
• · Encounter中，end cap、decoupling cap、ANTENNA单元的插入问题12-30
• · pt parasitics_command.log重定向一问12-30
• · post mask eco流程中遇到的问题12-30
• · PT中出现“clock_gating_default”group hold违规，这是什么情况？12-30
• · 试问不同触发器或锁存器对建立保持时间的要求有何不同，为什么？12-30
• · ic61里怎么改techlibnamea啊。12-30
• · LVS通过但芯片两个引脚短路12-30
• · w10 。W50什么意思啊12-30
• · 为什么综合的时候clock network delay很大12-30
• · ICC 中 analyze_rail 错误12-30