微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 在etm阶段提出的lib居然是三维的

在etm阶段提出的lib居然是三维的

时间:10-02 整理:3721RD 点击:
做到etm阶段,提lib的时候发现文件特别大,有500多M(正常的是20几M),打开一看 发现里面的坐标居然是三维的,而icc.gv文件里反映出来的是,一个output端通过一个buffer,然后又连到了另一个output端。
查了很久最后发现是在dc综合阶段,applyconstraints的脚本里 加上set_isolate_ports-driver BUFHD4X -force [all_outputs] 这一句,就不会出现这个问题。

虽然现在问题解决了,但是还是不清楚,为什么这一句不加就会出现这个问题。求解,谢谢大家

为什么没有人回答啊。这个问题困扰了我两个礼拜了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top