微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > PT中出现“clock_gating_default”group hold违规,这是什么情况?

PT中出现“clock_gating_default”group hold违规,这是什么情况?

时间:10-02 整理:3721RD 点击:

ICC中PR没有报时序违规,但是PT中出现“clock_gating_default”group,还有hold违规,这是什么情况?以前也没有遇到过,麻烦各位介绍一下?该怎么处理呢?
谢谢谢谢!

如何解决的,急

就是回到ICC中修啊。

能具体说介绍一下吗

fix hold就是插buffer啊,尽量找出有共同路径的地方插,同时也要保证你的setup没问题。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top