微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 试问不同触发器或锁存器对建立保持时间的要求有何不同,为什么?

试问不同触发器或锁存器对建立保持时间的要求有何不同,为什么?

时间:10-02 整理:3721RD 点击:
听说latch的保持时间需求要长一点,那么flipflop和latch的建立保持时间为何不同,跟什么有关呢?

这个在设计时,可以调整,用setup换hold,反之亦然

这个可以换吗?建立时间和保持时间概念就不同啊,怎么换啊

我觉得你有时间可以自己动态仿真测量一下latch和flipflop的timing constraint

好的,谢谢

好的,谢谢

在circuit design 那里是可以换的,但是一旦做好了lib,你使用的时候,就是他们提供的那些,是多少就是多少了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top