微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 缩短后端PR时间的好方法

缩短后端PR时间的好方法

时间:10-02 整理:3721RD 点击:
各位大牛:
我们组现在做一个项目。
因为时间特别紧迫,现在安排一个人做floorplan 和power plan, 另一个做Place&Routing,以及STA收敛。
不知道这两个data都做好了以后,怎么merge在一起?
大家有没有做过呀?给点建议
谢谢大家了先

没看懂

后端不熟练啊,一个人就可以了,

没有floorplan,如何place,不懂~

这个。
floorplan和power plan对place 和route影响不要太大

你这应该本来就一个人的活给两个人干吧,本质上还是串行的。

主要是时间很赶,为了省时间。
现在的想法是:
1)做floorplan的人把floorplan分阶段给做PR的人, PR的人可以基于第一阶段的floorplan做CTS/CTO等,和前端同事解决SDC的debug,并且可以确保STA收敛没有大问题。 这个阶段主要是调环境和约束。
2)后面再给第二阶段的FP(手动布线完成80%左右),PR的人走一遍之前调好的CTS/CTO流程,STA收敛.
3)最后再给一版完整的FP,PR的人把之前做好的database与最终的FP merge,可能会有些DRC问题。不过想来应该对timing没大影响。至此,database合二为一。
这个是个想法,不知道具体执行,难度多大。
大家各抒己见。谢谢啦

太复杂了,如果不是特别大的芯片,建议一个人做floorplan, timing closure, 另外一个做pv即可,
芯片实在太大,再多加人,

不怎么靠谱,一个人不停地调flooplan,一个人不停地接着做PR
最后网表变化不大的话,前期能发现绝大部分风险

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top