关于ESD版图的LVS验证

Your schematic and layout looked OK. If the pin (labels) are correct; most likely the problem is the resistor recognition.
Which tool you use? Calibre? Hercules? or Assura?
The LVS report or extraction file should give you more clear information.

我用的是九天软件，学校一般用这个，LVS报错显示第一个电阻有问题，连接Nmos电容和地的那个电阻也有问题。我用多晶硅电阻和Nwell电阻都试了 但报错还是一样。不知道是怎么回事。

I think it's not connection problem,please confirm：
1.Your MOSFET is 3 terminals,no substrate?
2.Show your lvs report.
3.You'd better add more contacts on your substrate.
4.I doubt there is no res type definition in your lvs rule,please check it.

画不画衬底 这个问题都在，lvs报错为：1、一、二级保护之间的电阻上打了问号，unmatch
2、Nmos电容 、电阻和nmos管之间的连线打上了问号
而且我把版图中标1的电阻去掉，电路图不变，报错还是一样，因此我怀疑标1的电阻有问题

LVS有问题我不知道，但是我估计DRC肯定也会有错误，ESD管要按照ESD的Layout Design Rule来layout, 你的版图显然不是ESD的画法，而且那个MOS管用做电容 应该采用PMOS，PMOS的gate接电阻。 你若用NMOS管做电容，那么NMOS的sub接电阻的一端，电阻的另一头接ESD主管的sub，相当于电阻short掉了

DRC没有报错，后面那个结构是一个电源嵌位结构，是我在一片论文中看到由一个NMOS电容, 一个 n阱电阻和一个 NMOS管构成，我
之前也画了衬底，可是LVS还是一样的报错。pmos电容我可以试下，谢谢 你的建议！

DRC没报错是因为你没有用ESD规则的DRC的脚本去检查，width多少?你这样画ESD device，去流片做测试的话，小脉冲一上来就会打死，没有意义的。

其实我也不是很明白，不过这只是一个课程设计而已，对器件的尺寸没有具体要求，只是能够实现功能就行了，版图和电路图实现基本匹配就行，可是一直过不了LVS。我试了很多次，现在怀疑电阻有问题。

贴LVS从版图提取出来的spice 网表看看，电阻有成功提取出来吗?

恩，已经找到问题了，lvs中电阻没定义。谢谢！

电阻有这么直接画的吗，貌似只有一层，能通过才怪呢

但是我估计DRC肯定也会有错误