数字版图后仿真出错。

各位大神：我用ICC综合了一个数字模块，做过fm形式验证，是通过了。也已经做过DRC和LVS验证，但是我在cadence里利用calibre对数字模块的版图进行参数提取，版图后仿真的结果是错误的，它的结果应该是在clk的上升沿跳变的，但是，仿真结果是输出结果并不是在clk的上升沿的时候改变的，而是发生了偏差，而且偏差还有点大，大概有450ps，请问有大神遇到过这种情况吗?

求解?有人遇到过这个问题吗?