微波EDA网,见证研发工程师的成长! 2025婵犲痉鏉库偓妤佹叏閻戣棄纾块柟杈剧畱缁狀垶鏌ㄩ悤鍌涘04闂傚倸鍊风粈渚€骞栭锔藉亱闁绘劕鎼粻顖炴煥閻曞倹瀚�01闂傚倸鍊风粈渚€骞栭锕€绐楁繛鎴欏灩缁狀垶鏌ㄩ悤鍌涘 闂傚倸鍊风粈渚€骞栭銈傚亾濮樼厧娅嶇€规洑鍗抽獮鍥敆婵犲應鍋撻崸妤佺叆闁绘洖鍊圭€氾拷濠电姷鏁搁崑娑㈡偤閵娧冨灊闁挎繂顦粻顖炴煥閻曞倹瀚�
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 为什么icc的版图导入candence中via的metal会弄反?

为什么icc的版图导入candence中via的metal会弄反?

时间:10-02 整理:3721RD 点击:
我用def文件将icc后的版图导入candence中,后发现每一个via的所用的金属层都是反的,就例如本来是metal1的位置用了metal2,metal2的位置用了metal1,而def文件中是正确的。好奇怪呀,各位大神有没有遇见过这种问题?

layermap 文件有问题 对应的不对

谢谢,layermap文件是哪个软件里的?在哪找?

这么说吧 你的icc导出layout时候用的layermap跟将版图导入virtuoso时候的layermap文件里边关于layer定义不一致

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top