微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
微电子和IC设计
>
IC后端设计交流
> 数字版图lvs验证出现错误?
数字版图lvs验证出现错误?
时间:10-02
整理:3721RD
点击:
各位大神:我用ICC综合出了版图,在calibre中做lvs的时候出现了错误,请教大神,这应该如何修改?
找到问题了,是我版图和网表里的管子命名的不一样,改成一样的就可以了。
上一篇:
时序原件的recovery和removal时间是如何定义的
下一篇:
skill语言提取PAD坐标求助
版图
出现错误
lvs
相关文章:
Cadence中怎样从Schematic电路/Layout版图导出Verilog网表?
数字部分和模拟部分的版图如何一起过LVS检查?
大家互相讨论模拟版图工程师的职业发展方向!(求版主指导)
Tape out之前版图金属密度问题,求解!
数字版图后仿真出错。
为什么icc的版图导入candence中via的metal会弄反?
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
Cadence最新推出了Innovus听说
求助:calibre pex问题!
set_dont_touch和set_dont_to
Cadence IC 617最新版,稳定
innovus中如何用dbGet命令get
求DRC关于metal slot违例解决
接地的逻辑 icc
dct或者icc里的 spg 到底如
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top