数字部分和模拟部分的版图如何一起过LVS检查？

各位大神：我用DC&ICC综合了一版数字版图，还有模拟部分的版图是我自己手画的，我最终要把这两个部分拼起来，但是数字部分是没有原理图的，只有我生成的网表文件，我用一个只有输入输出pin的原理图生成了数字部分的symbol，然后我在LVS检查的时候加入了数字部分的网表，其余部分的网表都是由原理图生成的，但是这样做的LVS比对出错了，版图中提取出的管子数目是远远大于原理图提取出来的。这个应该怎样比对呢?整体的原理图网表应该怎么生成呢?谢谢各位了！

我把数字部分BOX掉了，整体过LVS的时候先不考虑。单独给数字单元过一次LVS吧不知道各位大大有没有更好的办法?谢谢谢谢了！

在原理图出的cdl中include 数字cdl