微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 为什么综合的时候clock network delay很大

为什么综合的时候clock network delay很大

时间:10-02 整理:3721RD 点击:
RT,clock已经设定为ideal. latency也没有设置.但是timing报告中clock network delay很大?
不知道为什么,也不不知道怎么才能这个delay去掉.

clock当data用了吧?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top