• · I2C pad以及一般io pad 选择12-30
• · 请教下PLL产生的时钟要设置set_false_path吗？12-30
• · 为什么 ICC route_global 之后 via 就已经打出来了呢12-30
• · 关于set_clock_latency和set_clock_tree_exceptions12-30
• · 急急急，，hspice的配置文件怎么改呢？求高手指导呀，在线等，12-30
• · 求助：运行DC时报告system clock has been set back.错误12-30
• · 请帮忙看一下LVS是哪的错误12-30
• · DC 终点约束12-30
• · encounter问题，请大家帮助12-30
• · 请问在跨时钟域时的real path和false path分别指的是什么呢？12-30
• · IO关断后，IO与外部芯片的连接相当于悬空，对外部芯片是否有特殊要求12-30
• · icc clock_uncertainty设置经验值？12-30
• · 问一个门控时钟综合的问题，大神请进（急啊！）12-30
• · 保持时间为负12-30
• · 用ETS修hold，clock gating设false path问题12-30
• · ICC加dummy metal的疑问12-30
• · 互连线延时12-30
• · calibre电路与电路检查？12-30
• · mapping file 和 tf文件区别12-30
• · standard cell fillers，有metal和没metal12-30
• · LVS报错12-30
• · 在encounter中用什么命令来打via。出现open net如何手动修好？12-30
• · 有人知道netlist handoff是什么嘛？12-30
• · insert redundant vias12-30
• · 如何在cadenceIC中使用Pcell12-30