请教下PLL产生的时钟要设置set_false_path吗？

看到置顶的FAQ中写着，
时钟频率是整倍数，并且相互之间的相位是固定而且相差可预知的，才可以称得上是同步时钟。其他的都算异步时钟。
比如，
5M，10M是同步。
那请问用PLL产生的2倍频关系的时钟就是同步时钟了吗?若是同步时钟，那这两个时钟间还用设置set_false_path吗?

如果不做de-skew的话，就不是同步时钟

问一下陈小编，在DC中怎么做de-skew?

DC里面不做de-skew，一般交由后端做，主要是把PLL的reference clock pin作为clock tree的leaf pin，同其他FF一样，balance skew

学习了