微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 用ETS修hold,clock gating设false path问题

用ETS修hold,clock gating设false path问题

时间:10-02 整理:3721RD 点击:
现在在用ETS做ECO修hold。
但是现在前辈让给IO和clock gating设false path。
IO的我已经设了 如下:
set_false_path -from [all_inputs]
set_false_path -to[all_outputs]
set_false_path -from [all_inputs] -to [all_outputs]
请问clock gating的该怎么设置呢?
时间挺急,期盼达人回复,非常感谢!

set_false_path -to [get_pins clock_gating_enable_pin]
其中clock_gating_enable_pin是你要用*,-filter等方法找出来
另外,有了上面那2句,下面这句是多余的
set_false_path -from [all_inputs] -to [all_outputs]

多谢陈老大,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top