微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请问大家encouner做后端hold处理的问题?

请问大家encouner做后端hold处理的问题?

时间:10-02 整理:3721RD 点击:
大家好,本人刚接触encounter不久,关于时序方面有些疑惑:
在encounter读入设计的时候将三个时序库都读入进去了,那是不是在encounter里报告hold的时候,是用min的时序库的结果?
如果在encounter里优化后还是一直有hold的违规,那怎么处理呢?encounter里面怎么插buffer啊?

另外再问个captbl的问题哈: 读入设计的时候需要读入三个captbl,但是由于某些原因,工艺那边只能提供一个captal,会有一个什么样的影响?这样最后抽spef文件的时候怎么去抽取best和worst的spef文件?这个工艺是比较低。
说点有点乱,望大家指点迷津^ ^

优化不了,可能是约束问题。要是约束改变还没有好转的话估计就是你设置的面积是不是太小了

看看hold的margin和综合后的结果是否过严

我想请问下encounter怎么手动插入buffer?

我在做hold fix的时候,也出现encounter不能自动addbuffer的情况,会不会是因为hold违反的太多,如果增加buffer的话会加入很多,所以必须手动去加delay cell呢?如果每次都要在某些路径中插入delaycell,是不是可以通过脚本来进行?请各位不吝赐教

是不是用min的库,你可以查一下看看呀,或者你自己指定一下
capTbl是给encounter用的,spef建议starRC去做
还有,可以增大面积,看看fix hold怎么加buffer或delay

可以到PT分析后手动ECO,或者在hold的post cte优化选项里增加hold的阈值

ecoAddRepeater可以插buf

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top