微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 保持时间为负

保持时间为负

时间:10-02 整理:3721RD 点击:
怎么理解保持时间为负这个概念呀?不太理解保持时间怎么为负。看了论坛以前的帖子也没有一个比较权威的答案。希望高手出来解答下,谢谢

首先声明,不是高手。(免得砸了高手的牌子)
然后我的理解:因为cell内部已经有一部分电路来满足hold time了。
假设说一个带scan的FF,内部由一个MUX和DFF组成,对于DFF的D端口来说,hold time 假设是0.1,MUX的延时假设是0.2,那么对于这个FF的输入端D1,D2来说,hold time就是 0.1 - 0.2 = -0.1
PS:小编可以把你看到的那个hold time为负数的cell版图调出来研究研究,看是不是这样子的。我一直想这么干来着,只是没时间。

顶楼上,我也是这么理解的。

我顶!

keep learning!

解释了hold为何为负了


hold为何为负

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top