微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于set_clock_latency和set_clock_tree_exceptions

关于set_clock_latency和set_clock_tree_exceptions

时间:10-02 整理:3721RD 点击:
请教set_clock_latency 和 set_clock_tree_exceptions 有什么关系和区别?
set_clock_latency -200[get_pins FF1/CLK]
在place之前约束,place的时候估算network latency,根据设定值决定cell摆放的位置和插入的buffer数量。
set_clock_tree_exceptions -float_pin_max_delay_rise 200 -float_pins [get_pins FF1/CLK]
在CTS之前约束,意思是FF1/CLK端已经存在200的latency,这样做tree的时候会比其他的clock path短200。
我的理解对么?希望大家指点。谢谢

是这样理解的

谢谢回复。
set_clock_latency定义的是时钟信号从时钟定义点传播到寄存器时钟接脚的时间。
这里设定的负值是什么意思呢?

按照我的理解,负值表示,这里的clock_latency为-200ps,也就是,pre_cts前,clock为idea clock,其他路径的latency为0,而你设置的这条路径latency比其他路径小200ps。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top