set_clock_latency 成负值是何意？
时间：10-02
整理：3721RD
点击：
请高手们给个解释。
另外，input delay 和 output delay 的 max 和min， 我认为正常的设置是只有 output delay的min 才是负的，其他都是正的。但是有人把output delay的max也设置成负的，那又是何意呢?
有一个可能，想让那个clk比其他的先到