微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于ICG问题？

关于ICG问题？

时间：10-02 整理：3721RD 点击：

大家好，想咨询一个问题：在RTL 代码中例化的ICG和逻辑综合时由DC添加的ICG，有什么区别（比如：属性类的）呢?
谢谢了！

如果master cell 是一样的，那么没有任何区别。

OK，谢谢了。

上一篇：set_clock_latency 成负值是何意？
下一篇：dc 综合时min_capacitance　violation

ICG 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top