大家是怎么解决CTS后ICG的timing问题的？

allfanout from icg
foreach
create_boundlist_of igc_cells

place的时候多加margin
set_clock_gating_check

place与prects时候设置clock gate aware true

请问，一般ICG的问题，要把ICG和后面的reg挂在一起吗?一般都是怎么解决的?我们公司很多人并没有把ICG和它挂的reg bound在一起

你说的那个是什么?可以具体一点吗?嘿嘿

看place 有没有ICG 相关的timing 问题，有的话就按照这个框架抓一下就拉近了，没有的 就没有必要了

具体看UG 直接设置这个命令 ，工具会自动考虑icg的问题

您好，
我们这面的工程师说，设置set_clock_gating_check 是以前的自己搭ICG，工具无法自动check
但是现在工具可以自动去check，不用下这条命令了?
我晕，到底是怎样?

楼上的意思加上margin在ICG 上面 在place的时候

然后怎么去除这个margin呢，我用了remove clock gating check 可是icc还是没有remove掉margin的值