微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 异步时钟,cts 求助

异步时钟,cts 求助

时间:10-02 整理:3721RD 点击:




如上图,异步时钟CLKA CLKB
请问:CLKA和CLKBCTS的时候是不是不用做balance,那是怎样保证desA 的数据到达desB时,能被desB正确采样哪?(是要加入握手协议吗?)
是不是后端只需要将CLKA CLKB 设置为false的,其它不需要任何操作包括cts阶段。
我是新手,求指教!

这种东西都是要前端确认了,前端确认没有时序关系,icc中又一个group asyn的命令
如果前端有要求,那就必须设了,不过一般来说是通过set max delay 来约束的,异步路径之间。

这几天看了些资料,也结合你的回答,还是没太搞明白:对于上图,必须满足:Tclkb(CLKB到达时间) - Tclka(clka到达时间) + Tb(CLKB的时钟周期) >= Td(整条路径上的数据时间) + Tsetup

那我们只约束Td,不管Tclkb和Tclka的skew, 也不能保证不violation啊?
也不知道有没有表达清楚,新手求指点!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top