微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 综合和place阶段,都用了set_clock_latency,cts时候如何实现

综合和place阶段,都用了set_clock_latency,cts时候如何实现

时间:10-02 整理:3721RD 点击:
我在做一个timing很紧的设计,
需要用useful skew,不然的话,timing满足不了。
所以,在综合和Place的时候,我就用了set_clock_latency调整。
然后在cts阶段,我是set_clock_tree_options -target_early_delay + set floating pins ,但是这样做的结果很差,clock tree的inertion delay 和skew 都很大,timing 结果很差。
第一次做设定latency 的设计,所以比较迷茫,求大神给讲下,我在做tree的时候需要怎么去应对,解决这个问题呢?

icc的-ccd 和edi的-ccopt都行, 工具自动useful skew调整的,

ccd是什么 小编大人?

clock_opt -ccd
useful skew的使用

我的icc里,clock_opt 没有这个选项。悲剧

-concurrent_clock_and_data看起来是这个

试试

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top