微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请问在跨时钟域时的real path和false path分别指的是什么呢?

请问在跨时钟域时的real path和false path分别指的是什么呢?

时间:10-02 整理:3721RD 点击:
如题,求解答啊!

简单讲,跨时钟之间信号传送,如果经过meta stability flop(或者FIFO等类似的东西),就是false path,
如果直接送,就是real path

跨时钟域可以直接送啊?

可以,如果2个时钟是整数倍,不过对后端是个挑战

如果是同步传输,就是realpath 如果是异步传输, 就设成发lsepath

异步也不一定就必须是false吧,就算是异步路径,仍然可以有max delay之类的要求那么这种状况算是true 还是false呢

@陈涛
前辈求详细啊!
你说的两种情况能不能说的更详细点,尤其是不设false path的后一种,有例子让大家更好理解啊!
除去经验谈false path的话,能不能请你理论上更好的解释下。
STA does not check if the correct clock synchronizers are being used. Other tools are needed to ensure that the correct clock synchronizers are present wherever there are asynchronous clock domain crossings

我所理解false path设置与否分两种状态:
1>某段路径在某种状态下不可能通路,像两个mux串联同时sel选0.那么I1的data path就不通了(请脑补)
2>回到你说的例子,但对于异步传输,由于之间必定要synchronize, 如果不设为false path的话第一级的flipflop必定会有setup violation,因为对于two-stage synchronize第一级一定会有metastability的问题。 DC 就会想法设法去修补,但这是不必要的,也是我们设计者不期望的,为了不让DC操心,就干脆直接把这条路手动设为false-path让DC不要干预了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top